從 20 世紀 50 年代集成電路問世以來，硅晶體管像摩爾定律預測的那樣逐漸縮小。微芯片上的晶體管數量越來越多，計算能力也越來越高。
然而，近年來，晶體管的尺寸正在迅速接近極限。柵極長度很快就將無法再縮小，摩爾定律即將終結的「唱衰」之音在芯片行業泛起。
在所有晶體管中，電流從源極流向漏極，這種電子流動由柵極控制，柵極根據施加的電壓打開和關閉。因此柵極的長度是晶體管尺寸的關鍵標志。在 5 nm 以下，由于隧穿效應（一種量子物理現象），硅不再能夠控制電子從源極到漏極的流動。
最近，科學家們開始探索用于下一代電子產品的二維材料，包括由單層碳原子組成的石墨烯，以及兩層硫原子中間夾一層鉬原子組成的二硫化鉬（MoS2）。例如，在 2016 年，科學家們使用碳納米管和二硫化鉬制造了一個柵極長度僅為 1 nm 的晶體管，但這還不是極限。
近日，清華大學集成電路學院任天令教授團隊在小尺寸晶體管研究方面取得重大突破，首次實現了具有亞 1 納米柵極長度的晶體管，并具有良好的電學性能。這項研究以《具有亞 1 納米柵極長度的垂直硫化鉬晶體管（Vertical MoS2 transistors with sub-1-nm gate lengths）》為題，刊登于最新一期《Nature》雜志。
論文鏈接：
論文通訊作者為清華大學集成電路學院任天令教授和田禾副教授，共同第一作者包括清華大學集成電路學院 2018 級博士生吳凡、田禾副教授、2019 級博士生沈陽，其他參加研究的作者包括清華大學集成電路學院 2020 級碩士生侯展、2018 級碩士生任杰、2022 級博士生茍廣洋、楊軼副教授和華東師范大學通信與電子工程學院孫亞賓副教授。
「我們已經實現了世界上柵極長度最小的晶體管，」任天令表示。這種晶體管的柵極長度僅約三分之一納米寬，大約相當于單層碳原子的厚度。
任天令教授
要想理解這種新設備，你可以想象樓梯的兩個臺階，較高的臺階頂部是源極，較低臺階的頂部是漏極，兩者均由鈦鈀金屬觸點制成。樓梯的截面作為連接源極和漏極的電子溝道，它由二硫化鉬制成。該截面之下是一層薄薄的電絕緣二氧化鉿。
圖 1：亞 1 納米柵長晶體管結構示意圖。亮點代表晶體管的柵電極。
在更高的那級臺階內部，是一個多層三明治結構。底層是一片石墨烯，由單層碳原子組成；在它之上是一塊覆蓋著氧化鋁的鋁塊，使石墨烯和二硫化鉬幾乎完全分離，除了在更高臺階的垂直側有一個薄薄的間隙。較高和較低的兩級臺階都位于 5cm 硅晶片的二氧化硅層上。
研究團隊巧妙地利用石墨烯薄膜超薄的單原子層厚度和優異的導電性能作為柵極，通過石墨烯側向電場來控制垂直的二硫化鉬溝道的開關，從而實現等效的物理柵長為 0.34nm，與石墨烯層寬度相同。
通過在石墨烯表面沉積金屬鋁并自然氧化的方式，該研究完成了對石墨烯垂直方向電場的屏蔽，并使用原子層沉積的二氧化鉿作為柵極介質、化學氣相沉積的單層二維二硫化鉬薄膜作為溝道。具體器件結構、工藝流程、完成實物圖如下圖所示：
圖 2：亞 1 納米柵長晶體管器件工藝流程，示意圖，表征圖以及實物圖。
「在未來，人們幾乎不可能制造小于 0.34nm 的柵極長度，」任天令教授表示。「這可能是摩爾定律的最后一個節點了。」
2021 年，另一個研究小組公布了他們研究的一種垂直晶體管，它使用二硫化鉬制成，柵長為 0.65 nm。但清華的這項新工作將柵極的尺寸限制進一步推至「僅一層碳原子的厚度」，紐約州立大學布法羅分校的納米電子學科學家 Huamin Li 說。在相當長的一段時間內，要打破這一紀錄是很困難的。
在晶體管中，當施加電場時，柵極開和關的狀態通常存在長度上的差異，但在更大的范圍內，這種效應通常并不明顯。在這個新裝置中，當有電壓施加到柵極上使其切換到關閉狀態時，柵極的等效長度變成了 4.54 納米，這一差異可以證明是一個優勢。
「在關閉狀態下，具有較高電阻的長溝道將有助于防止泄漏電流，」Li 說，「相反，在導通狀態下，具有較小電阻的較短溝道將提高導通狀態下的電流密度。」
這項工作推動了摩爾定律進一步發展到亞 1 納米級別，同時為二維薄膜在未來集成電路的應用提供了參考依據。
未來，清華的研究人員計劃用他們的新型晶體管創造更大規模的電路。任天令說：「下一個目標是制造 1-bit CPU。」不過，這個目標也充滿挑戰，其中一個可能的挑戰是制造更高質量、更大面積的二硫化鉬，以及這種材料目前居高不下的成本。
總而言之，「這項原型工作是繼 FinFET 技術的發展之后，人類探索晶體管垂直架構的新嘗試，」Li 說，「希望這將激發更多的創造性想法，以充分探索 2D 材料的潛力，并將摩爾定律推廣到高性能節能納米電子領域。」